## OPERATION PROCESSING SYSTEM

Patent number:

JP61150034

**Publication date:** 

1986-07-08

Inventor:

YAMAMOTO KAORU others: 02

**Applicant:** 

**FUJITSU LTD** 

Classification:

- international:

G06F7/38; G06F15/31; H03H17/00

- european:

**Application number:** 

JP19840275407 19841225

Priority number(s):


Report a data error here

# Abstract of JP61150034

PURPOSE:To improve the deterioration in characteristic due to limit of a definite word length in digital signal processing by improving the operation accuracy up to the word length of an accumulator without being limited by the

word length of a data bus.

CONSTITUTION:An operating bit extraction section 11 separates high-order 16 bits as to the result of operation of an operation section 10 and transfers and stores it in an operation result storage section 12. In transferring the result of processing of each section from a register D to a RAM, the low-order bit which had been thrown away in a conventional system is shifted by a left shift section 13, and 16-bit data as the result of shift is transferred and stored in a prescribed low-order operating result storage section 14 as an error component. The error component is used as an operation object such as coefficient multiplication in the same way as numeric data stored in the section 12. In reflecting the operating result of the error component onto high-order 16 bits, an operating result YN" of the error component is shifted right by 9 bits by a right shift section 15 and added to a normal operation result YN' by an addition synthesis section 16.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

خام كالمهلك التالك التالك التاميد فسيطة مستحدة
ALC: TOTAL
THE STREET OF STREET,
فالكاليا فالمستانة بأطفه فافاقا المهيدية فاستحصه فرستناه ستطعاه بمودد
and the second state of the second state of the second second second second second second second second second
ere en en bestårne som bestårne beståre skrivere er et er er de
e en
ملتسيسالانه فتدادت دام كانت الطميلات انتثاثات
THE CONTRACT OF THE CONTRACT O

### © EPODOC / EPO

- PN JP61150034 A 19860708
- TI OPERATION PROCESSING SYSTEM
- PURPOSE:To improve the deterioration in characteristic due to limit of a definite word length in digital signal processing by improving the operation accuracy up to the word length of an accumulator without being limited by the word length of a data bus. CONSTITUTION:An operating bit extraction section 11 separates high-order 16 bits as to the result of operation of an operation section 10 and transfers and stores it in an operation result storage section 12. In transferring the result of processing of each section from a register D to a RAM, the low-order bit which had been thrown away in a conventional system is shifted by a left shift section 13, and 16-bit data as the result of shift is transferred and stored in a prescribed low-order operating result storage section 14 as an error component. The error component is used as an operation object such as coefficient multiplication in the same way as numeric data stored in the section 12. In reflecting the operating result of the error component onto high-order 16 bits, an operating result YN" of the error component is shifted right by 9 bits by a right shift section 15 and added to a normal operation result YN' by an addition synthesis section 16.
- EC G06F7/48
- ICO S06F207/38A2R2
- FI G06F15/31&Z; G06F7/38&B; H03H17/02&641E; H03H17/02&681H.
- PA FUJITSU LTD
- IN YAMAMOTO KAORU; KANEKO KAZUHIRO; MASUKO TOSHIKO
- AP JP19840275407 19841225
- PR JP19840275407 19841225
- DT -
- FT 5B016/AA05; 5B016/BA03; 5B016/BA06; 5B016/BB03; 5B016/CA01; 5B016/CB03; 5B016/CE00; 5B016/EA01; 5B056/AA00; 5B056/BB28; 5B056/FF01; 5B056/FF08; 5B056/FF15; 5B056/GG03
- IC G06F7/38; G06F15/31; H03H17/00

#### © WPI / DERWENT

- AN 1986-216887 [33]
- Digital processor with accumulator accuracy has transmitter extracting discarded inferior bit and transferring using data bus NoAbstract Dwg 4/5
- IW DIGITAL PROCESSOR ACCUMULATOR ACCURACY TRANSMIT EXTRACT DISCARDED INFERIOR BIT TRANSFER DATA BUS NOABSTRACT
- AW ALU
- PN JP61150034 A 19860708 DW198633 008pp
- ic G06F7/38 ; G06F15/31 ; H03H17/00
- MC T01-E02 T01-J04 U22-G
- DC T01 U22
- PA (FUIT ) FUJITSU LTD
- AP JP19840275407 19841225
- PR JP19840275407 19841225

### ⑩ 日本国特許庁(JP)

⑪特許出願公開

#### 昭61 - 150034 ⑫ 公 開 特 許 公 報 (A)

@Int\_CI\_4 G 06 F

識別記号

庁内整理番号

匈公開 昭和61年(1986)7月8日

7/38 15/31 17/00 H 03 H

103 7056-5B

7056-5B 8124 - 5 I

審査請求 未請求 発明の数 1 (全4頁)

69発明の名称

· "

演算処理方式

创特 願 昭59-275407

願 昭59(1984)12月25日 29出

個発 明 者 Щ ⑫発 者 明

本 簠 子 弘 和

川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内

勿発 明 者

の代 理

金 益 子

弁理士 森 田

鰦 子

寬

川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地

富士通株式会社 ⑪出 願 人

外1名

明 細

1. 発明の名称

演算処理方式

## 2. 特許請求の範囲

アキュムレータ上のデータをRAMまたは他の レジスタに転送しつつ演算を行う演算処理方式に おいて、アキュムレータ上のデータをRAMまた は他のレジスタに転送する際に切り捨てられる下 位ピット部分を抽出し左シフトしてデータバスで 取り扱われる範囲内に収めて転送する手段と、上 記左シフトされた下位ビット部分についての演算 結果を右シフトし上位ピット部分の演算結果に加 算合成する手段とを備えたことを特徴とする演算 処型方式。

# 3. 発明の詳細な説明

### 〔産業上の利用分野〕

本発明は演算処理方式、特に、例えばDSP(D igital Signal Processor)による大規模遅延等化

器の演算精度をデータバスの語長ではなく、アキ ュムレータの語長にまで向上させるようにした演 算処理方式に関するものである。

### (従来の技術と問題点)

第4図は一般的な大規模遅延等化器を構成する 巡回形フィルタのプロック図、第5図は従来技術 の問題点を説明するためのDSPのブロック図を 示す.

第4図に示す巡回形フィルタは、2次のセクシ ョン型A1、A2、A3、…を縦統したもので. 2次当たりの計算処理は、例えば第1段 (A1) で考えると.

$$Y_{N} = \frac{a + b z^{-1} + c z^{-2}}{1 + d z^{-1} + e z^{-2}} X_{N}$$

となる。なお、第4図において、符号1は遅延器。 2 は乗算器. 3 は加算器であり. a, b, c, … は係数を表している。DSPによりプログラム処 理を行う場合、Ykは次式により求められる。

 $Y_{H} = aX_{H} + bX_{H-1} + cX_{H-2} - dY_{H-1} - eY_{H-2}$ 

ところで、この式の演算を行うDSPは、例え

ば第5図に示すように、16ビット幅のデータバス8と語長が26ビットのアキュムレータ (以下 D レジスタという) 6とを持ち、RAM 7 から16ビットの数値データを読み出して、演算回路 (ALU) 5により演算を行い、演算結果を D レジスタ 6 に得る。その結果を RAM 7 へ格納する場合には、D レジスタ 6 内の上位の16ビットを取り出し、データバス8を介して転送する。

従来、このようなDSPを用いて例えば2次の 遅延等化器150セクションを16ビット精度で 実現させた場合、波衰量特性や遅延時間特性につ いては、いずれも良好な結果が得られるが、 演算 結果の下位ビット切り捨てによる誤差が累積して いくことにより、雑音特性が劣化するという問題 があった。

### (問題点を解決するための手段)

本発明は上記問題点の解決を図り、データバスの語長の制限を受けることなく、アキュムレータの語長にまで演算精度を上げ、特性のよい遅延等化器を実現する手段を提供する。そのため、本発

して、そのシフト結果の上位16ピットゲッを誤差分としてRAMにストアし、この誤差分について、上位16ピットゲッと同様な処理を行うようにする。なお、第2図において、Sは符号ピットを示し、ゲッにおいてシフトされた9ピットの上位部分には、符号ピットSと同じピット値が詰められる。

議議分の演算結果で下位の9ビットから繰り上がる数値データがあれば、その繰り上がり部分を、上位16ビットのYx 部分に反映させる。これにより 今セクションにおける処理結果の誤差が累積 ことなく、別えばデータバスが16ビット 過ごあっても、26ビットの精度が得られること 3.

#### ( %1)

図は本発明の一実施例処理構成、第3図は本発明に係る演算処理方式を説明するための図を示す。

演算部10は、予めROMに用意された命令に より、乗算等の演算を処理する部分である。演算 明の演算処理方式は、アキュムレータ上のデータをRAMまたは他のレジスタに転送しつつ演算をでするで、アキュムレータ上のデータをRAMまたは他のレジスタに転送したいのからない。 で切り捨てられる下位ピット部分を抽出内に収めている。 をB分について取り扱われる範囲内ではピットとはでする手段と、上記左シフトされた下位ピットを 部分の演算結果に加する手段とを備えたことを のようの演算結果に加する手段とを備えたことを のようの演算結果に加する手段とを のようの演算結果に加する手段とを のようの演算結果に加する手段とを のようの演算結果に加する手段とを のようの演算結果にいる。以下、図面を参照しつつ説 明する。

#### (作用)

本発明は、例えばDSPによる遅延等化器演算 処理方式において、データバスの語長ではなく、 アキュムレータの語長にまで演算精度を上げるようにする。そのため、例えば第2図に示すように、 Dレジスタ6に格納されている演算結果がY。で あるとき、その上位16ピット部分をY。として RAMに転送する。それと共に、従来切り捨てられていた下位の9ピットを取り出し、左にシフト

ビット抽出部11は、演算部10の演算結果について、その上位16ビットを分離し、所定のRAM上に用意された演算結果記憶部12へ格納する。また、各セクションの処理結果をDレジスクにある。 (佐来切り捨てられてからないでは、左シフト部13によってでは、左シフト部13によってでは、ケンフトは果の16ビットを所定の演算結果記憶部14へ格納された誤差分は、演算結果記憶部14へ格納された誤差分は、演算結果記憶部12へ格納された数値データと同様に、係数乗算等の演算対象とされる

誤差分の演算結果を上行る場合に、誤差分の演算結果を上行る場合により、9ピットは16により、正規の調料により、アルの調料の部分が、加り合かの部果、新にしたがり部との部分が、知り記憶部12および

れぞれ再設定される。

次に第4図に示す遅延等化器の第1段 (A1) の演算式,

Y n = a X n + b X n - 1 + c X n - 2 - d Y n - 1 - e Y n - 2 についての本発明に係る処理を、第3図に従って 説明する。

本実施例によれば、各 $X_{N}$ ,  $X_{N-1}$ ,  $X_{N-2}$ ,  $Y_{N-1}$ ,  $Y_{N-2}$  は、 $26 \, \mathbb{E}_{y}$  トの精度を持ち、 $16 \, \mathbb{E}_{y}$  ト精度の $X_{N}$ ,  $X_{N-1}$ ,  $X_{N-2}$ ,  $Y_{N-1}$ ,  $Y_{N-2}$  と、誤差分の $X_{N}$ ,  $X_{N-1}$ ,  $X_{N-2}$ ,  $Y_{N-1}$ ,  $Y_{N-2}$  とによって、実質的にその値が定められる。 $X_{N}$ ,  $X_{N-1}$ ,  $X_{N-2}$ ,  $Y_{N-1}$ ,  $Y_{N-2}$  について、それぞれ係数 a, b, c, -d, -e を乗算し、 $Y_{N}$  を求めると共に、同様に誤差分の $X_{N}$ ,  $X_{N-1}$ ,  $X_{N-2}$ ,  $Y_{N-1}$ ,  $Y_{N-2}$  について、それぞれ係数 a, b, c, -d, -e を乗算して $Y_{N}$  を求める。

そして、加算合成部16により、誤差分の結果 ビルを9ビット右にシフトし、シフト結果と、先 に求めたビルとを加算する、加算結果が26ビッ ト幅のDレジスタ6に得られたならば、その上位

になる。例えば、従来2次の遅延等化器150セクションを16ビット精度で実現させた場合、雑音特性がS/N=52dBであったものが、本発明を用いることにより、S/Nが約15dBほど改善され、減衰量特性、遅延時間特性、雑音特性のすべてについて良好な結果が得られるようになった。

#### 4. 図面の簡単な説明

第1図は本発明の一実施例処理構成、第2図は本発明による誤差分の抽出を説明するための図、第3図は本発明に係る演算処理方式を説明するための図、第4図は一般的な大規模遅延等化器を構成する巡回形フィルタのブロック図、第5図は従来技術の問題点を説明するためのDSPのブロック図を示す。

照中, 5 は演算回路, 6 は D レジスタ, 7 は R A M, 8 はデータバス, 13 は左シフト部, 15 は右シフト部, 16 は加算合成部を表す。

特許出願人 富士通株式会社 代理人弁理士 森田 寛 (外1名)

16ビットを元の演算結果であるY N と置き換え、 さらに加算結果の下位9ビットのみを左へ9ビットシフトして得られる上位からの16ビットを、 誤差分の元の演算結果であるY N と置き換える。 以下、同様に置き換えたY N およびY N を次の演算に用いる。

上記実施例の説明では、データバスが16ビット、アキュムレータが26ビットの例をとり上げて説明したが、他のビット幅を持つものについても、シフト量を変えることなどにより、同様に本発明を適用できることは言うまでもない。

以上、遅延等化器の例をもって説明したが、本 発明は、他の演算処理方式にも同様に適用することができる。

### (発明の効果)

以上説明した如く、本発明によれば、DSPのデータバスの語長による制限を受けず、アキュムレータの語長にまで演算精度を上げることができるので、ディジタル信号処理における有限語長制限による特性の劣化を大幅に改善することが可能

